您当前的位置是:  首页 > 技术 > 技术动态 >
 首页 > 技术 > 技术动态 > 消息称Exynos 2400处理器采用FoWLP封装 更小的封装尺寸和更高的集成度

消息称Exynos 2400处理器采用FoWLP封装 更小的封装尺寸和更高的集成度

2023-04-13 15:02:09   作者:   来源:IT之家   评论:0  点击:


  4 月 13 日消息报道,三星计划为 Exynos 2400 处理器采用扇出晶圆级封装(FoWLP)技术。

  FoWLP 意味着更小的封装尺寸、更高的集成度,可以提供 I / O 性能。理论上 Exynos 2400 处理器尺寸更小、性能更强、功耗更节能。

  小课堂(以下内容来自于维基百科):

  扇出晶圆级封装是一种集成电路封装技术,是标准晶圆级封装解决方案的增强。在传统技术中,首先切割晶片,然后封装各个管芯;然后,将单个管芯封装在晶片上。封装尺寸通常比芯片尺寸大得多。

  相比之下,在标准的 WLP 流程中,集成电路在封装时仍是晶圆的一部分,然后将晶圆切成小块。最终的封装实际上与裸片本身的尺寸相同。

  根据此前掌握的信息,Exynos 2400 处理器采用 1+2+3+4 设计:

  1 个 Cortex-X4 核心,时钟频率为 3.1GHz

  2 个 Cortex-A720 核心,时钟频率为 2.9GHz

  3 个 Cortex-A720 核心,时钟频率为 2.6GHz

  4 个  Cortex-A520 核心,时钟频率为 1.8GHz

  Exynos 2400 将使用名为 Xclipse X940(暂定)的 RDNA2 GPU,包含 6 个 WGP(12 个 CU)、8 MB L3 缓存,并支持硬件级光线追踪。

【免责声明】本文仅代表作者本人观点,与CTI论坛无关。CTI论坛对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考,并请自行承担全部责任。

相关阅读:

专题

CTI论坛会员企业